Tags:
create new tag
view all tags
---++ <font color="#008f00">Progettazione di sistemi digitali - Prof.ssa Massini </font> </b> ---++ <font color="#008f00">Argomenti delle lezioni svolte nell'anno accademico 2012-2013 </font> </b> <b><font color="#008000">Lezione 27 settembre 2012</font></b> Introduzione al corso. Rappresentazione dell'informazione, definizione di codice e di codifica, codifiche ridondanti e ambigue, requisiti di una codifica. Definizione e proprietà dei sistemi di numerazione posizionali, sistema binario. Conversioni di base per i numeri naturali: conversioni da decimale a base b, conversioni da base b a decimale. Intervallo di rappresentazione in base b con un numero assegnato di cifre. Rappresentazione dei interi: rappresentazione in complemento a 2. Rappresentazione in complemento a due: intervallo di rappresentazione, procedura per trovare l'opposto di un numero. Addizione e sottrazione nella rappresentazione in complemento a due. Riconoscimento di overflow e underflow.<br> <b><font color="#008000">Lezione 1 ottobre 2012</font></b> Benvenuto da parte del Presidente di CAD, prof.ssa Paola Velardi.<br> Conversioni di numeri razionali (numeri con la virgola): procedura di conversione da decimale a binario e da binario a decimale. Rappresentazione in virgola fissa e rappresentazione in virgola mobile. Le operazioni nella rappresentazione in virgola mobile: moltiplicazione e divisione, addizione e sottrazione.<br> <b><font color="#008000">Lezione 4 ottobre 2012</font></b> Rappresentazione ottale ed esadecimale. Decimali codificati in binario (BCD), codice ASCII. Codici per il controllo dell'errore: il codice a controllo di parità. Codice 2-su-5. Codice Gray. <br> <b><font color="#008000">Esercitazione 4 ottobre 2012</font></b> Ripasso ed esercizi di conversione di numeri naturali da binario a decimale e viceversa. Ripasso ed esercizi di conversione di numeri razionali da binario a decimale. Esercizi per casa: da 1.1 a 1.8 e da 1.12 a 1.15 sul libro di testo. <b><font color="#008000">Lezione 8 ottobre 2012</font></b> Definizione di algebra di commutazione o booleana. Assiomi (associatività, commutatività, distributività, elemento neutro, complemento). Proprietà dell'algebra di commutazione (involuzione, idempotenza, elemento nullo, assorbimento, leggi di De Morgan). Variabili booleane e espressioni booleane. Espressione duale. Espressione complementare. Espressioni equivalenti. Verifica di identità. Funzioni di commutazione. <b><font color="#008000">Lezione 11 ottobre 2012</font></b> Definizione di porte logiche. Definizione di rete combinatoria. Relazione tra reti combinatorie ed espressioni booleane. Espressioni booleane in forma normale disgiuntiva o SOP (somma di prodotti). Trasformazione di espressioni in forma normale SOP. Realizzazione di espressioni in forma SOP come circuiti AND-to-OR. Mintermini. Forma canonica SOP. Relazione tra la tavola di verità di una funzione e la sua espressione in forma canonica SOP. <br> <b><font color="#008000">Esercitazione 11 ottobre 2012</font></b> Conversione di numeri razionali da decimale a binario. Rappresentazione di numeri interi in complemento a 2. Operazioni aritmetiche su rappresentazioni binarie di numeri naturali ed interi (in complemento a 2). Rappresentazione di numeri in virgola mobile. Codice Gray e conversione da binario e viceversa. Esercizi per casa: 1.17 e 1.18 e da 6.1 a 6.6 sul libro di testo; rappresentazione in virgola mobile (con 1 bit segno, 4 bit valore assoluto mantissa, 4 bit esponente in complemento a 2) di 31,5625. <b><font color="#008000">Lezione 15 ottobre 2012</font></b> Procedura di trasformazione da forma normale a forma canonica SOP. Forma normale POS (prodotto di somme). Trasformazione di espressioni in forma normale POS. Maxtermine. Forma canonica POS. Procedura di trasformazione da forma normale a forma canonica POS. Relazione tra la tavola di verità di una funzione e la sua espressione in forma canonica POS. Realizzazione di espressioni in forma POS come circuiti OR-to-AND. Analisi di una rete combinatoria: procedimento ed esempi. <br> <b><font color="#008000">Lezione 18 ottobre 2012</font></b> Sintesi di una rete combinatoria: procedimento ed esempi. Criterio di ottimalità per reti combinatorie ed espressioni booleane. <br> <b><font color="#008000">Esercitazione 18 ottobre 2012</font></b> Ripasso di assiomi dell'algebra booleana. Dimostrazione di identità espressioni booleane. Semplificazione di un espressione booleana. Trasformazione in forme normali e canoniche, SOP e POS. Esercizi per casa: da 3.1 a 3.15 sul libro di testo<br> <b><font color="#008000">Lezione 22 ottobre 2012</font></b> Definizione di mappa di Karnaugh. Rappresentazione di funzioni tramite mappe di Karnaugh. Mintermini e termini prodotto su mappe di Karnaugh. Procedura per ottenere un'espressione minimale SOP. Maxtermini e termini somma su mappe di Karnaugh. Procedura per ottenere un'espressione minimale POS. Funzioni non completamente definite, uso dei simboli don't care. <br> <b><font color="#008000">Lezione 25 ottobre 2012</font></b> Alcuni importanti moduli combinatori. Definizione di codificatore. Schema con matrice di OR. Definizione di decodificatore. Schema con matrice di AND. ROM: definizione. Uso della ROM per la realizzazione di funzioni di commutazione. PLA: definizione; uso della PLA per la realizzazione di funzioni di commutazione. <br> <b><font color="#008000">Esercitazione 25 ottobre 2012</font></b><br> Sintesi di circuito booleano a partire da tabella di verità, come forma SOP o POS canonica. Uso di mappa di Karnaugh con "don't care" per sintesi di funzione con input in codifica BCD. <b><font color="#008000">Esercitazione 29 ottobre 2012</font></b><br> Sintesi mediante mappe di Karnaugh di circuito comparatore (con ingressi a 2 bit) con uscite a>b e a=b. Realizzazione con SOP per a>b e con POS per a=b. Realizzazione con PLA e ROM Esercizio per casa: realizzare circuito addizionatore (con ingressi a 2 bit, uscita a 2 bit più 1 bit di riporto) <b><font color="#008000">Lezione 5 novembre 2012</font></b><br> Multiplexer e demultiplexer. Uso del multiplexer per la generazione di funzioni booleane. Operatori NAND e NOR. Universalità di NAND e NOR: realizzazione degli operatori AND, OR e NOT con soli NAND e soli NOR. Realizzazione di una rete AND-to-OR con sole porte NAND e di una rete OR-to-AND con sole porte NOR. <br> <b><font color="#008000">Lezione 8 novembre 2012</font></b><br> L'operatore XOR. Esercizi di preparazione all'esonero. <br> <b><font color="#008000">Esonero 12 novembre 2012</font></b><br> <b><font color="#008000">Lezione 19 novembre 2012</font></b> Introduzione alle reti sequenziali: memorizzazione e feedback. Segnale orologio. Diagramma temporale. Diagrammi temporali per variabili ed elementi circuitali. Elementi di memoria elementari: latch SR. Comportamento in funzione dei valori degli ingressi s e r e tabella. Latch sincrono (gated latch): definizione e schema circuitale, latch sensibile al fronte di salita e al fronte di discesa del clock. Flip-Flop D (delay): definizione, tabella di verità. Flip-Flop JK: definizione, tabella di verità. Flip-Flop T (toggle): definizione, tabella di verità. <br> <b><font color="#008000">Lezione 22 novembre 2012</font></b><br> Analisi di reti sequenziali sincrone: procedimento (costruzione della tabella degli stati futuri; diagramma di stato (automa) di una rete sequenziale e di una macchina sequenziale; descrizione verbale). Esercizi di esempio. Rappresentazione di automi tramite tabella. Diagramma temporale di un'automa a fronte di una sequenza di ingresso.<br> <b><font color="#008000">Lezione 26 novembre 2012</font></b><br> Automi a stati finiti. Automi a stati finiti con output: modello di Mealy e modello di Moore. Equivalenza tra stati di un automa. Equivalenza tra automi. Trasformazione da automa di Mealy ad automa di Moore e viceversa. Procedura di minimizzazione di automi: tabella delle implicazioni (tabella triangolare) e grafo delle equivalenze..<br> <b><font color="#008000">Lezione 29 novembre 2012</font></b><br> Descrizione della procedura per la sintesi di reti sequenziali: diagramma di stato della macchina sequenziale, diagramma di stato della rete sequenziale (automa), minimizzazione dell'automa, tabella degli stati futuri, schema circuitale della rete sequenziale. Tabelle inverse dei FF. Esempio: riconoscitore di sequenze con sovrapposizioni. <b><font color="#008000">Esercitazione 29 novembre 2012</font></b><br> Conversione da automa di Mealy ad automa di Moore. Minimizzazione dell'automa di Mealy e minimizzazione dell'automa di Moore. Corrispondenza tra i due automi minimizzati.<br> <b><font color="#008000">Lezione 3 dicembre 2012</font></b><br> Esempio di sintesi: riconoscitore di sequenze con sovrapposizioni con diversi tipi di FF e diversa assegnazione dei nomi agli stati dell'automa. Diagramma temporale di un automa a fronte di una sequenza di ingresso data. Cella addizionatrice: realizzazione combinatoria e sequenziale <br> <b><font color="#008000">Lezione 6 dicembre 2012</font></b><br> Registri di memorizzazione: tutte le combinazioni di caricamento e scaricamento parallelo e sequenziale. Registri con scorrimento a sinistra. registri con funzione di rotazione a destra e a sinistra. Registri universali. Considerazioni sul trasferimento dell'informazione tra registri. Interconnessione tra registri. Le quattro modalità di connessione. <br> <b><font color="#008000">Esercitazione 6 dicembre 2012</font></b><br> Analisi di un circuito sequenziale con flip/flop SR e T; derivazione delle espressioni booleane per l'output del circuito e gli ingressi dei flip/flop; estensione in tabella di transizione con gli stati successivi dei flip/flop; trasformazione in automa di Mealy; minimizzazione dell'automa; interpretazione dell'automa.<br> <b><font color="#008000">Lezione 10 dicembre 2011</font></b><br> Descrizione della modalità di interconnessione sorgente prefissata - destinazione prefissata (con porte AND e buffer tristate), sorgente variabile - destinazione prefissata (Multiplexer), sorgente prefissata - destinazione variabile (decodificatore); sorgente variabile - destinazione variabile (mesh: caso di registri sorgente e destinazione distinti e caso registri sorgente e destinazione coincidenti); bus.<br> <b><font color="#008000">Lezione 13 dicembre 2012</font></b> Contatori sincroni. Sintesi del contatore di impulsi di clock mod 8. Diagramma temporale del contatore mod 8. Contatori mod 2**n. Contatore alla rovescia mod 2**n. Contatori bidirezionali. Contatore di impulsi provenienti da una linea x. Ingressi asincroni (PRE)SET e CLEAR per FF con clock. Contatori preselezionabili (o prefissabili). Contatori modulo k con k diverso da 2**n usando gli ingressi asincroni CLEAR dei Flip-Flop.<br> <b><font color="#008000">Esercitazione 13 dicembre 2012</font></b><br> Sintesi di circuiti sequenziali: descrizione della funzione (calcolo del bit parità dispari per una stringa di bit presa da un input e pacchettizzata quando un secondo input è pari a 1); formalizzazione mediante automa di Mealy; trasformazione in circuito sequenziale utilizzando flip/flop JK.<br> <b><font color="#008000">Lezione 17 dicembre 2012</font></b> Esercizi su sintesi di circuiti sequenziali e interconnessione tra registri.<br> <b><font color="#008000">Lezione 7 gennaio 2013</font></b> Esercizi di ripasso.<br> <b><font color="#008000">Lezione 10 gennaio 2012</font></b> Esonero <br> -- Users.AnnalisaMassini - 24 Sep 2013
E
dit
|
A
ttach
|
Watch
|
P
rint version
|
H
istory
: r1
|
B
acklinks
|
V
iew topic
|
Ra
w
edit
|
M
ore topic actions
Topic revision: r1 - 2013-09-24
-
AnnalisaMassini
Log In
or
Register
Architetture1/EO Web ...
Architetture1/EO Web
Architetture1/EO Web Home
Users
Groups
Index
Search
Changes
Notifications
Statistics
Preferences
User Reference ...
User Reference
ATasteOfTWiki
TextFormattingRules
TWikiVariables
FormattedSearch
TWikiDocGraphics
TWikiSkinBrowser
InstalledPlugins
ChangeEmailAddress
ChangePassword
ResetPassword
Prenotazioni esami
Laurea Triennale ...
Laurea Triennale
Algebra
Algoritmi
Introduzione agli algoritmi
Algoritmi 1
Algoritmi 2
Algoritmi per la
visualizzazione
Architetture
Prog. sist. digitali
Architetture 2
Basi di Dati
Basi di Dati 1 Inf.
Basi di Dati 1 T.I.
Basi di Dati (I modulo, A-L)
Basi di Dati (I modulo, M-Z)
Basi di Dati 2
Calcolo
Calcolo differenziale
Calcolo integrale
Calcolo delle Probabilitą
Metodi mat. per l'inf. (ex. Logica)
canale AD
canale PZ
Programmazione
Fond. di Programmazione
Metodologie di Programmazione
Prog. di sistemi multicore
Programmazione 2
AD
EO
PZ
Esercitazioni Prog. 2
Lab. Prog. AD
Lab. Prog. EO
Lab. Prog. 2
Prog. a Oggetti
Reti
Arch. di internet
Lab. di prog. di rete
Programmazione Web
Reti di elaboratori
Sistemi operativi
Sistemi Operativi (12 CFU)
Anni precedenti
Sistemi operativi 1
Sistemi operativi 2
Lab. SO 1
Lab. SO 2
Altri corsi
Automi, Calcolabilitą
e Complessitą
Apprendimento Automatico
Economia Aziendale
Elaborazione Immagini
Fisica 2
Grafica 3D
Informatica Giuridica
Laboratorio di Sistemi Interattivi
Linguaggi di Programmazione 3° anno Matematica
Linguaggi e Compilatori
Sistemi Informativi
Tecniche di Sicurezza dei Sistemi
ACSAI ...
ACSAI
Computer Architectures 1
Programming
Laurea Magistrale ...
Laurea Magistrale
Percorsi di studio
Corsi
Algoritmi Avanzati
Algoritmica
Algoritmi e Strutture Dati
Algoritmi per le reti
Architetture degli elaboratori 3
Architetture avanzate e parallele
Autonomous Networking
Big Data Computing
Business Intelligence
Calcolo Intensivo
Complessitą
Computer Systems and Programming
Concurrent Systems
Crittografia
Elaborazione del Linguaggio Naturale
Estrazione inf. dal web
Fisica 3
Gamification Lab
Information Systems
Ingegneria degli Algoritmi
Interazione Multi Modale
Metodi Formali per il Software
Methods in Computer Science Education: Analysis
Methods in Computer Science Education: Design
Prestazioni dei Sistemi di Rete
Prog. avanzata
Internet of Things
Sistemi Centrali
Reti Wireless
Sistemi Biometrici
Sistemi Distribuiti
Sistemi Informativi Geografici
Sistemi operativi 3
Tecniche di Sicurezza basate sui Linguaggi
Teoria della
Dimostrazione
Verifica del software
Visione artificiale
Attivitą complementari
Biologia Computazionale
Design and development of embedded systems for the Internet of Things
Lego Lab
Logic Programming
Pietre miliari della scienza
Prog. di processori multicore
Sistemi per l'interazione locale e remota
Laboratorio di Cyber-Security
Verifica e Validazione di Software Embedded
Altri Webs ...
Altri Webs
Dottorandi
Commissioni
Comm. Didattica
Comm. Didattica_r
Comm. Dottorato
Comm. Erasmus
Comm. Finanziamenti
Comm. Scientifica
Comm Scientifica_r
Corsi esterni
Sistemi Operativi (Matematica)
Perl e Bioperl
ECDL
Fondamenti 1
(NETTUNO)
Tecniche della Programmazione 1° modulo
(NETTUNO)
Seminars in Artificial Intelligence and Robotics: Natural Language Processing
Informatica generale
Primo canale
Secondo canale
II canale A.A. 10-11
Informatica
Informatica per Statistica
Laboratorio di Strumentazione Elettronica e Informatica
Progetti
Nemo
Quis
Remus
TWiki ...
TWiki
Tutto su TWiki
Users
Main
Sandbox
Home
Site map
AA web
AAP web
ACSAI web
AA2021 web
Programming web
AA2021 web
AN web
ASD web
Algebra web
AL web
AA1112 web
AA1213 web
AA1920 web
AA2021 web
MZ web
AA1112 web
AA1213 web
AA1112 web
AA1314 web
AA1415 web
AA1516 web
AA1617 web
AA1819 web
Old web
Algo_par_dis web
Algoreti web
More...
EO Web
Create New Topic
Index
Search
Changes
Notifications
RSS Feed
Statistics
Preferences
P
View
Raw View
Print version
Find backlinks
History
More topic actions
Edit
Raw edit
Attach file or image
Edit topic preference settings
Set new parent
More topic actions
Account
Log In
Register User
Questo sito usa cookies, usandolo ne accettate la presenza. (
CookiePolicy
)
Torna al
Dipartimento di Informatica
E
dit
A
ttach
Copyright © 2008-2024 by the contributing authors. All material on this collaboration platform is the property of the contributing authors.
Ideas, requests, problems regarding TWiki?
Send feedback