Title

Progettazione di sistemi digitali - Prof.ssa Massini

Argomenti delle lezioni svolte nell'anno accademico 2015-2016

Esercitazioni: dott.ssa Pizzo

Lezione 21 settembre 2015 Presentazione dell corso.
Rappresentazione dell'informazione, definizione di codice e di codifica, codifiche ridondanti e ambigue, requisiti di una codifica. Definizione e proprietà dei sistemi di numerazione posizionali. Conversioni di base per i numeri naturali: conversioni da decimale a base b, conversioni da base b a decimale.

Lezione 24 settembre 2015 Intervallo di rappresentazione in binario e in altre basi. Addizione e sottrazione in binario e in altre basi. Riconoscimento di overflow. Rappresentazione degli interi in complemento a 2. Intervallo di rappresentazione, procedura per trovare l'opposto di un numero. Addizione e sottrazione nella rappresentazione in complemento a due. Riconoscimento di overflow e underflow. Conversione da binario a base b potenza di 2 (ottale, esadecimale, ecc.) e viceversa.

Lezione 28 settembre 2015 Conversione di numeri razionali (numeri con la virgola): procedura di conversione da decimale a base b e da base b a decimale. Rappresentazione in virgola fissa e rappresentazione in virgola mobile. Le operazioni nella rappresentazione in virgola mobile: moltiplicazione e divisione, addizione e sottrazione.

Esercitazione 1 ottobre 2015 Conversione di numeri naturali da decimale a binario, ottale, esadecimale e viceversa. Addizione e sottrazione di numeri naturali in binario. Addizione, sottrazione, prodotto e opposto di un numero in complemento a due.
Esercizi visti a lezione (la data nel file non è corretta ma i file sono giusti) e per ogni file alcuni esercizi da SVOLGERE. Non sono obbligatori, ma fortemente consigliati. Se avete dubbi potete scrivere a valentinapizzo29@gmail.com (cancellate NOSPAM!!!)

Esercitazione n. 1 - Parte 1 - 01-10-15 - Esercitazione n. 1 - Parte 2 - 01-10-15 - Esercitazione n. 1 - Parte 3 - 01-10-15

Lezione 1 ottobre 2015 Decimali codificati in binario (BCD). Codice 2-su-5. Codice ASCII. Codici per il controllo dell'errore: codici a controllo di parità.

Lezione 5 ottobre 2015 Codici di Hamming. Codice di Gray. Definizione di algebra di commutazione o booleana. Assiomi (associatività, commutatività, distributività, elemento neutro, complemento). Proprietà dell'algebra di commutazione (involuzione, idempotenza, elemento nullo, assorbimento, leggi di De Morgan). Variabili booleane e espressioni booleane. Espressione duale.

Esercitazione 8 ottobre 2015 Esercitazione sulla rappresentazione dei razionali in virgola fissa e virgola mobile e conversione in diverse basi. Somma, sottrazione e moltiplicazione nella rappresentazione in virgola mobile. In allegato alcuni esercizi svolti, e gli esercizi da SVOLGERE.

Esercitazione n. 2 - Parte 1 - 08-10-15 - Esercitazione n. 2 - Parte 2 - 08-10-15

Lezione 9 ottobre 2015 Espressioni equivalenti. Verifica di identità. Espressione complementare. Funzioni Booleane. Definizione di porte logiche. Esempio di rete combinatoria.

Lezione 12 ottobre 2015 Definizione di rete combinatoria. Espressioni booleane in forma normale disgiuntiva o SOP (somma di prodotti) e in forma normale congiuntiva o POS (prodotto di somme). Trasformazione di espressioni in forma normale SOP e in forma normale POS. Mintermini. Forma canonica SOP. Maxtermine. Forma canonica POS.

Lezione 15 ottobre 2015 Didattica sospesa per evento Maker Faire.

Esercitazione 19 ottobre 2015 Esercizi sui codici correttori. Bit di parità singolo. Parità longitudinale e trasversale. Calcolo dei bit di controllo per il codice di Hamming 4-a-3 e relative operazioni di codifica e decodifica di un messaggio. Dimostrazioni di identità e semplificazioni di espressioni booleane utilizzando le regole dell'algebra booleana. Di seguito gli esercizi svolti in classe e gli esercizi da svolgere.

Esercitazione n. 3 - Parte 1 - 19/10/15 Esercitazione n. 3 - Parte 2 - 19/10/15

Lezione 19 ottobre 2015 Procedura di trasformazione da forma normale a forma canonica SOP. Relazione tra la tavola di verità di una funzione e la sua espressione in forma canonica SOP. Procedura di trasformazione da forma normale a forma canonica POS. Relazione tra la tavola di verità di una funzione e la sua espressione in forma canonica POS. Realizzazione di espressioni in forma SOP come circuiti AND-to-OR. Realizzazione di espressioni in forma POS come circuiti OR-to-AND. Operatori NAND e NOR. Universalità di NAND e NOR: realizzazione degli operatori AND, OR e NOT con soli NAND e soli NOR. Realizzazione di una rete AND-to-OR con sole porte NAND e di una rete OR-to-AND con sole porte NOR.

Esercitazione 22 ottobre 2015 Utilizzo delle tavole di verità per dimostrare l'equivalenza fra due espressioni Booleane. Convertire un'espressione booleana usando solo porte NAND. Esercizi su come ricavare F.C.D e F.C.C a partire da un'espressione Booleana. Esercizi sull'analisi di Reti Combinatorie. In allegato gli esercizi svolti a lezione e gli esercizi da svolgere.

Esercitazione n. 4 - Parte 1 - 22/10/15 Esercitazione n. 4 - Parte 2 - 22/10/15

Lezione 22 ottobre 2015 L'operatore XOR. Descrizione del procedimento di analisi e sintesi di reti combinatorie. Criterio di ottimalità per reti combinatorie ed per espressioni booleane. Definizione di mappa di Karnaugh. Rappresentazione di funzioni tramite mappe di Karnaugh. Mintermini e termini prodotto su mappe di Karnaugh. Procedura per ottenere un'espressione minimale SOP.

Lezione 26 ottobre 2015
Maxtermini e termini somma su mappe di Karnaugh. Procedura per ottenere un'espressione minimale POS. Funzioni non completamente definite e simboli don't care, uso dei simboli don't care per la minimizzazione con le mappe di Karnaugh. Procedimento di sintesi di reti combinatorie: esempio completo. Addizionatore a propagazione di riporto e cella addizionatrice. Sintesi della cella addizionatrice.
Definizione di codificatore e di decodificatore. Definizione di ROM. Uso della ROM per la realizzazione di funzioni di commutazione.

Esercitazione 29 ottobre 2015
Esercizi sulla sintesi di Reti Combinatorie: dal linguaggio Verbale alla costruzione del circuito minimizzando il numero di porte.

Esercitazione n. 5 - Parte 1 - 29-10-15

Lezione 29 ottobre 2015
Esercizi di preparazione all'esonero.

Esonero 5 novembre 2015

Testo Esonero 5 novembre 2015

Lezione 9 novembre 2015
Alcuni moduli combinatori importanti. Codificatore e decodificatore: funzione e realizzazione con porte logiche. Schemi con matrice di OR e di AND. ROM: definizione. Uso della ROM per la realizzazione di funzioni di commutazione. PLA: definizione; uso della PLA per la realizzazione di funzioni di commutazione. Multiplexer. Uso del multiplexer per la generazione di funzioni booleane.

Lezione 12 novembre 2015
Demultiplexer. Due livelli di multiplexer per la generazione di funzioni booleane.
Introduzione alle reti sequenziali: memorizzazione e feedback. Segnale orologio. Diagramma temporale. Diagrammi temporali per variabili ed elementi circuitali. Elementi di memoria elementari: latch (o Flip Flop) SR. Comportamento in funzione dei valori degli ingressi s e r e tabella. Latch sincrono (gated latch): definizione e schema circuitale. Flip-Flop D (delay), Flip-Flop JK, Flip-Flop T (toggle): definizione e tabella di verità.
Automi a stati finiti. Automi a stati finiti con output: modello di Mealy e modello di Moore.

Esercitazione 16 novembre 2015
Esercizi su ROM MUX PLA.
Esercitazione n. 5 - Parte 2 - 16-11-15

Lezione 19 novembre 2015
Realizzazione di un automa dalle specifiche verbali e rappresentazione di automi tramite tabella. Equivalenza tra stati di un automa. Equivalenza tra automi. Trasformazione da automa di Mealy ad automa di Moore e viceversa. Diagramma temporale di un automa a fronte di una sequenza di ingresso. Esempio di realizzazione di automi. Procedura di minimizzazione di automi: tabella delle implicazioni (tabella triangolare). Analisi di reti sequenziali sincrone: procedimento (costruzione della tabella degli stati futuri; diagramma di stato (automa) di una rete sequenziale e di una macchina sequenziale; descrizione verbale). Esercizio di esempio.

Lezione 23 novembre 2015
Procedura di minimizzazione di automi: grafo delle equivalenze. Diagramma temporale di un automa.
Analisi di reti sequenziali sincrone: esercizio completo.

Esercitazione 26 novembre 2015
Rappresentazione temporale del comportamento di un automa a fronte di una sequenza di input (es. 3 parte 1) . Passaggio da Mealy a Moore (es. 1 parte 2).

Esercitazione n. 7 - Parte 1 - 27-11-14
Esercitazione n. 7 - Parte 2 - 27-11-14

Lezione 26 novembre 2015
Descrizione della procedura per la sintesi di reti sequenziali: diagramma di stato della macchina sequenziale, diagramma di stato della rete sequenziale , tabella degli stati futuri, schema circuitale della rete sequenziale. Tabelle inverse dei FF. Esempio: sintesi di un riconoscitore di sequenze con sovrapposizioni con diversi tipi di FF.

Lezione 30 novembre 2015
Lezione annullata per motivi di salute.

Esercitazione 3 dicembre 2015 Esercizi sulla minimizzazione esercizi di minimizzazione di automi

Esercizi sull'analisi di reti sequenziali sincrone. Costruzione della tabella degli stati futuri e costruzione dell'automa che realizza il circuito. In allegato l'esercizio svolto a lezione e uno che non siamo riusciti a vedere in classe e gli esercizi da svolgere.

Esercitazione analisi

Lezione 3 dicembre 2015

Sintesi del contatore di impulsi di clock mod 8. Diagramma temporale del contatore mod 8. Contatore di impulsi provenienti da una linea x. Contatori mod 2**n. Contatore alla rovescia mod 2**n. Contatori bidirezionali.

Esercitazione 10 dicembre 2015

Esercizi sulla sintesi di reti sequenziali. In allegato trovate esercizi non visti a lezione, sia svolti che da svolgere.

Esercitazione n. 8 - Parte 1 - 10-12-15

Lezione 10 dicembre 2015
Ingressi asincroni (PRE)SET e CLEAR per FF con clock. Contatori modulo k con k diverso da 2**n usando gli ingressi asincroni CLEAR dei Flip-Flop. Contatori preselezionabili (o prefissabili).
Registri a caricamento e scaricamento seriale e parallelo. Registri universali: tutti i tipi di caricamento e scaricamento, scorrimento a sinistra, rotazione a destra e a sinistra.
Registri di memorizzazione con FF SR. Trasferimento da un registro sorgente a un registro destinazione.

Lezione 14 dicembre 2015
Le quattro modalità di connessione: sorgente prefissata - destinazione prefissata (con porte AND e buffer tristate); sorgente variabile - destinazione prefissata (Multiplexer); sorgente prefissata - destinazione variabile (decodificatore); sorgente variabile - destinazione variabile mesh (caso di registri sorgente e destinazione distinti e caso registri sorgente e destinazione coincidenti); bus. Esempi.

Considerazioni su comparatore aritmetico e comparatore logico. Comparatore aritmetico. Progetto della cella comparatrice. Considerazioni sull'addizionatore a propagazione di riporto per somma e sottrazione nella rappresentazione in complemento a 2. Progetto di un'unità aritmetico-logica molto semplice.

Lezione 17 dicembre 2015
Esercizi di ricapitolazione

Esercitazione 17 dicembre 2015 Esercizi di interconnessione tra registri. esercizi di interconnessione

21 dicembre 2015

Secondo esonero

-- Annalisa Massini - 2016-10-01