Progettazione di sistemi digitali - Prof.ssa Massini

Argomenti delle lezioni svolte nell'anno accademico 2012-2013

Lezione 27 settembre 2012 Introduzione al corso. Rappresentazione dell'informazione, definizione di codice e di codifica, codifiche ridondanti e ambigue, requisiti di una codifica. Definizione e proprietà dei sistemi di numerazione posizionali, sistema binario. Conversioni di base per i numeri naturali: conversioni da decimale a base b, conversioni da base b a decimale. Intervallo di rappresentazione in base b con un numero assegnato di cifre. Rappresentazione dei interi: rappresentazione in complemento a 2. Rappresentazione in complemento a due: intervallo di rappresentazione, procedura per trovare l'opposto di un numero. Addizione e sottrazione nella rappresentazione in complemento a due. Riconoscimento di overflow e underflow.

Lezione 1 ottobre 2012 Benvenuto da parte del Presidente di CAD, prof.ssa Paola Velardi.
Conversioni di numeri razionali (numeri con la virgola): procedura di conversione da decimale a binario e da binario a decimale. Rappresentazione in virgola fissa e rappresentazione in virgola mobile. Le operazioni nella rappresentazione in virgola mobile: moltiplicazione e divisione, addizione e sottrazione.

Lezione 4 ottobre 2012 Rappresentazione ottale ed esadecimale. Decimali codificati in binario (BCD), codice ASCII. Codici per il controllo dell'errore: il codice a controllo di parità. Codice 2-su-5. Codice Gray.

Esercitazione 4 ottobre 2012 Ripasso ed esercizi di conversione di numeri naturali da binario a decimale e viceversa. Ripasso ed esercizi di conversione di numeri razionali da binario a decimale. Esercizi per casa: da 1.1 a 1.8 e da 1.12 a 1.15 sul libro di testo.

Lezione 8 ottobre 2012 Definizione di algebra di commutazione o booleana. Assiomi (associatività, commutatività, distributività, elemento neutro, complemento). Proprietà dell'algebra di commutazione (involuzione, idempotenza, elemento nullo, assorbimento, leggi di De Morgan). Variabili booleane e espressioni booleane. Espressione duale. Espressione complementare. Espressioni equivalenti. Verifica di identità. Funzioni di commutazione.

Lezione 11 ottobre 2012 Definizione di porte logiche. Definizione di rete combinatoria. Relazione tra reti combinatorie ed espressioni booleane. Espressioni booleane in forma normale disgiuntiva o SOP (somma di prodotti). Trasformazione di espressioni in forma normale SOP. Realizzazione di espressioni in forma SOP come circuiti AND-to-OR. Mintermini. Forma canonica SOP. Relazione tra la tavola di verità di una funzione e la sua espressione in forma canonica SOP.

Esercitazione 11 ottobre 2012 Conversione di numeri razionali da decimale a binario. Rappresentazione di numeri interi in complemento a 2. Operazioni aritmetiche su rappresentazioni binarie di numeri naturali ed interi (in complemento a 2). Rappresentazione di numeri in virgola mobile. Codice Gray e conversione da binario e viceversa. Esercizi per casa: 1.17 e 1.18 e da 6.1 a 6.6 sul libro di testo; rappresentazione in virgola mobile (con 1 bit segno, 4 bit valore assoluto mantissa, 4 bit esponente in complemento a 2) di 31,5625.

Lezione 15 ottobre 2012 Procedura di trasformazione da forma normale a forma canonica SOP. Forma normale POS (prodotto di somme). Trasformazione di espressioni in forma normale POS. Maxtermine. Forma canonica POS. Procedura di trasformazione da forma normale a forma canonica POS. Relazione tra la tavola di verità di una funzione e la sua espressione in forma canonica POS. Realizzazione di espressioni in forma POS come circuiti OR-to-AND. Analisi di una rete combinatoria: procedimento ed esempi.

Lezione 18 ottobre 2012 Sintesi di una rete combinatoria: procedimento ed esempi. Criterio di ottimalità per reti combinatorie ed espressioni booleane.

Esercitazione 18 ottobre 2012 Ripasso di assiomi dell'algebra booleana. Dimostrazione di identità espressioni booleane. Semplificazione di un espressione booleana. Trasformazione in forme normali e canoniche, SOP e POS. Esercizi per casa: da 3.1 a 3.15 sul libro di testo

Lezione 22 ottobre 2012 Definizione di mappa di Karnaugh. Rappresentazione di funzioni tramite mappe di Karnaugh. Mintermini e termini prodotto su mappe di Karnaugh. Procedura per ottenere un'espressione minimale SOP. Maxtermini e termini somma su mappe di Karnaugh. Procedura per ottenere un'espressione minimale POS. Funzioni non completamente definite, uso dei simboli don't care.

Lezione 25 ottobre 2012 Alcuni importanti moduli combinatori. Definizione di codificatore. Schema con matrice di OR. Definizione di decodificatore. Schema con matrice di AND. ROM: definizione. Uso della ROM per la realizzazione di funzioni di commutazione. PLA: definizione; uso della PLA per la realizzazione di funzioni di commutazione.

Esercitazione 25 ottobre 2012
Sintesi di circuito booleano a partire da tabella di verità, come forma SOP o POS canonica. Uso di mappa di Karnaugh con "don't care" per sintesi di funzione con input in codifica BCD.

Esercitazione 29 ottobre 2012
Sintesi mediante mappe di Karnaugh di circuito comparatore (con ingressi a 2 bit) con uscite a>b e a=b. Realizzazione con SOP per a>b e con POS per a=b. Realizzazione con PLA e ROM Esercizio per casa: realizzare circuito addizionatore (con ingressi a 2 bit, uscita a 2 bit più 1 bit di riporto)

Lezione 5 novembre 2012
Multiplexer e demultiplexer. Uso del multiplexer per la generazione di funzioni booleane. Operatori NAND e NOR. Universalità di NAND e NOR: realizzazione degli operatori AND, OR e NOT con soli NAND e soli NOR. Realizzazione di una rete AND-to-OR con sole porte NAND e di una rete OR-to-AND con sole porte NOR.

Lezione 8 novembre 2012
L'operatore XOR. Esercizi di preparazione all'esonero.

Esonero 12 novembre 2012

Lezione 19 novembre 2012 Introduzione alle reti sequenziali: memorizzazione e feedback. Segnale orologio. Diagramma temporale. Diagrammi temporali per variabili ed elementi circuitali. Elementi di memoria elementari: latch SR. Comportamento in funzione dei valori degli ingressi s e r e tabella. Latch sincrono (gated latch): definizione e schema circuitale, latch sensibile al fronte di salita e al fronte di discesa del clock. Flip-Flop D (delay): definizione, tabella di verità. Flip-Flop JK: definizione, tabella di verità. Flip-Flop T (toggle): definizione, tabella di verità.

Lezione 22 novembre 2012
Analisi di reti sequenziali sincrone: procedimento (costruzione della tabella degli stati futuri; diagramma di stato (automa) di una rete sequenziale e di una macchina sequenziale; descrizione verbale). Esercizi di esempio. Rappresentazione di automi tramite tabella. Diagramma temporale di un'automa a fronte di una sequenza di ingresso.

Lezione 26 novembre 2012
Automi a stati finiti. Automi a stati finiti con output: modello di Mealy e modello di Moore. Equivalenza tra stati di un automa. Equivalenza tra automi. Trasformazione da automa di Mealy ad automa di Moore e viceversa. Procedura di minimizzazione di automi: tabella delle implicazioni (tabella triangolare) e grafo delle equivalenze..

Lezione 29 novembre 2012
Descrizione della procedura per la sintesi di reti sequenziali: diagramma di stato della macchina sequenziale, diagramma di stato della rete sequenziale (automa), minimizzazione dell'automa, tabella degli stati futuri, schema circuitale della rete sequenziale. Tabelle inverse dei FF. Esempio: riconoscitore di sequenze con sovrapposizioni.

Esercitazione 29 novembre 2012
Conversione da automa di Mealy ad automa di Moore. Minimizzazione dell'automa di Mealy e minimizzazione dell'automa di Moore. Corrispondenza tra i due automi minimizzati.

Lezione 3 dicembre 2012
Esempio di sintesi: riconoscitore di sequenze con sovrapposizioni con diversi tipi di FF e diversa assegnazione dei nomi agli stati dell'automa. Diagramma temporale di un automa a fronte di una sequenza di ingresso data. Cella addizionatrice: realizzazione combinatoria e sequenziale

Lezione 6 dicembre 2012
Registri di memorizzazione: tutte le combinazioni di caricamento e scaricamento parallelo e sequenziale. Registri con scorrimento a sinistra. registri con funzione di rotazione a destra e a sinistra. Registri universali. Considerazioni sul trasferimento dell'informazione tra registri. Interconnessione tra registri. Le quattro modalità di connessione.

Esercitazione 6 dicembre 2012
Analisi di un circuito sequenziale con flip/flop SR e T; derivazione delle espressioni booleane per l'output del circuito e gli ingressi dei flip/flop; estensione in tabella di transizione con gli stati successivi dei flip/flop; trasformazione in automa di Mealy; minimizzazione dell'automa; interpretazione dell'automa.

Lezione 10 dicembre 2011
Descrizione della modalità di interconnessione sorgente prefissata - destinazione prefissata (con porte AND e buffer tristate), sorgente variabile - destinazione prefissata (Multiplexer), sorgente prefissata - destinazione variabile (decodificatore); sorgente variabile - destinazione variabile (mesh: caso di registri sorgente e destinazione distinti e caso registri sorgente e destinazione coincidenti); bus.

Lezione 13 dicembre 2012 Contatori sincroni. Sintesi del contatore di impulsi di clock mod 8. Diagramma temporale del contatore mod 8. Contatori mod 2**n. Contatore alla rovescia mod 2**n. Contatori bidirezionali. Contatore di impulsi provenienti da una linea x. Ingressi asincroni (PRE)SET e CLEAR per FF con clock. Contatori preselezionabili (o prefissabili). Contatori modulo k con k diverso da 2**n usando gli ingressi asincroni CLEAR dei Flip-Flop.

Esercitazione 13 dicembre 2012
Sintesi di circuiti sequenziali: descrizione della funzione (calcolo del bit parità dispari per una stringa di bit presa da un input e pacchettizzata quando un secondo input è pari a 1); formalizzazione mediante automa di Mealy; trasformazione in circuito sequenziale utilizzando flip/flop JK.

Lezione 17 dicembre 2012 Esercizi su sintesi di circuiti sequenziali e interconnessione tra registri.

Lezione 7 gennaio 2013 Esercizi di ripasso.

Lezione 10 gennaio 2012 Esonero

-- AnnalisaMassini - 24 Sep 2013